Параллельный порт ввода-вывода

Хотя компьютер IBM PC и обладает очень мощными средствами обработки данных, одного этого ему недостаточно. Он нуждается также и в средствах взаимодействия с внешним миром. Для обмена данными между компьютером и периферийным устройством необходимы аппаратные средства ввода-вывода и соответствующее программное обеспечение.

Временные диаграммы

Ключом к успешному созданию любого интерфейса с системой является обеспечение совместимости временного распределения его работы с аналогичными параметрами системной шины. Во вре­менных диаграммах и таблицах, приведенных на рис. 3.5, представ­лена детальная информация о временном распределении шинных циклов записи и чтения для ВВ.

Шинный цикл обычно состоит из четырех рабочих периодов длительностью Т (машинный такт), однако компьютер автомати­чески вводит в этот цикл дополнительный период ожидания (TW). Таким образом, в компьютере весь шинный цикл ВВ содержит как минимум пять периодов Т, т.е. его длительность равна примерно 1,05 мкс. Шинный цикл может быть дополнительно увеличен путем регулирования длительности сигнала готовности (10 СН RDY) на системной шине. Обратите внимание на то, что выводы А16—А19 адресной шины компьютера не переводятся в активное состояние во время шинных циклов ВВ.

Шинный цикл чтения ВВ инициируется каждый раз, когда микропроцессор 8088 выполняет команду IN. Во время периода Т1 в активное состояние переключается линия сигнала ALE, по срезу которого выдается признак того, что разряды АО—А15 адресной шины содержат действительный адрес порта ВВ. Во время периода Т2 в активное состояние переводится сигнал управления IOR, который указывает, что отклик адресуемого входного порта должен заключаться в выводе им своего содержимого на шину данных. В начале периода Т4 процессор считывает информацию с шины данных, а затем линия сигнала IOR переводится в неактивное состояние.

Шинный цикл записи ВВ инициируется каждый раз, когда процессор 8088 выполняет команду OUT. Во время периода Т1 в активное состояние переводится управляющий сигнал ALE, по срезу которого выдается признак того, что разряды АО-А15 адресной шины (содержат действительный адрес порта. Затем во время периода Т2 в активное состояние переключается сигнал IOW, который указывает выбранному выходному порту, что ему следует считать содержимое шины данных. Далее в течение этого же периода процессор 8088 выводит на шину данные, которые должны поступать на выходной порт. В начале периода Т4 сигнал IOW переходит в неактивное состояние и процессор 8088 удаляет данные с шины.

В таблицах, представленных на рис 3.5, приводится информа­ция о временных соотношениях в виде данных для наихудшего слу­чая по максимуму и минимуму. Следовательно, эти данные спра­ведливы для всех условий нагрузки шины и всех уровней напряже­ний питания в пределах заданных допусков.

Рис. 3.5. Временные диаграммы работы порта ввода вывода. Временное распределение шинного цикла чтения для порта ввода (а) Временное распределение шинного цикла записи для порта вывода (б).

Сопряжение компьютера РС с микросхемой порта ввода-вывода типа Intel 8255

Программируемый таймер/счетчик

Программируемый таймер ИС КР580ВИ3 содержит три независимых 16-разрядных счетчика, выполняющих счет в обратном направлении. Предварительный установка позволяет задавать двоичный или двоично-десятичный алгоритм счета, причем каждый из счетчиков может работать в одном из шести режимов:

0. Прерывание терминального счета;

1. Ждущий мультивибратор;

2. Генератор импульсный;

3. Генератор меандра;

4. Одиночный программно формируемый стробирующий сигнал;

5. Одиночный аппаратно стробирующий сигнал.

Частота следования синхроимпульсов может быть в пределах до 2,5 МГц.

В разрабатываемом устройстве на основе таймера-счетчика ИС 8253 реализована счетная схема. Источник напряжения 5 В подключается между точками Vcc и GND. Линии D0-D7 подведены к буферизированной шине данных.